电路如附图1.3所示,已知集成运放A性能理想,T1和T2的特性一致,Uces可以忽略.